Fitter report for single_cycle_datapath
Sun Dec 02 19:54:40 2007
Quartus II Version 7.2 Build 151 09/26/2007 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Operating Settings and Conditions
 26. Advanced Data - General
 27. Advanced Data - Placement Preparation
 28. Advanced Data - Placement
 29. Advanced Data - Routing
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 02 19:54:40 2007    ;
; Quartus II Version                 ; 7.2 Build 151 09/26/2007 SJ Full Version ;
; Revision Name                      ; single_cycle_datapath                    ;
; Top-level Entity Name              ; single_cycle_datapath                    ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 2,009 / 18,752 ( 11 % )                  ;
;     Total combinational functions  ; 1,749 / 18,752 ( 9 % )                   ;
;     Dedicated logic registers      ; 1,127 / 18,752 ( 6 % )                   ;
; Total registers                    ; 1127                                     ;
; Total pins                         ; 100 / 315 ( 32 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                         ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                ; Setting                        ; Default Value                  ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                ; EP2C20F484C7                   ;                                ;
; Fit Attempts to Skip                                                  ; 0                              ; 0.0                            ;
; Device I/O Standard                                                   ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                 ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                   ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                         ; Off                            ; Off                            ;
; Router Timing Optimization Level                                      ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                              ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                           ; Off                            ; Off                            ;
; Optimize Hold Timing                                                  ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                           ; Off                            ; Off                            ;
; Equivalent RAM and MLAB Paused Read Capabilities                      ; Care                           ; Care                           ;
; PowerPlay Power Optimization                                          ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                       ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                            ; On                             ; On                             ;
; Limit to One Fitting Attempt                                          ; Off                            ; Off                            ;
; Final Placement Optimizations                                         ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                           ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                         ; 1                              ; 1                              ;
; PCI I/O                                                               ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                 ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                             ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                    ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                     ; On                             ; On                             ;
; Auto Merge PLLs                                                       ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                          ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                           ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                             ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                ; Off                            ; Off                            ;
; Fitter Effort                                                         ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                       ; Normal                         ; Normal                         ;
; Auto Global Clock                                                     ; On                             ; On                             ;
; Auto Global Register Control Signals                                  ; On                             ; On                             ;
; Stop After Congestion Map Generation                                  ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                     ; Off                            ; Off                            ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/vickery On My Mac/Documents/Courses/FPGA_Projects/cs343/2007_02/Single_Cycle_Datapath/single_cycle_datapath.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,009 / 18,752 ( 11 % ) ;
;     -- Combinational with no register       ; 882                     ;
;     -- Register only                        ; 260                     ;
;     -- Combinational with a register        ; 867                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1394                    ;
;     -- 3 input functions                    ; 265                     ;
;     -- <=2 input functions                  ; 90                      ;
;     -- Register only                        ; 260                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1659                    ;
;     -- arithmetic mode                      ; 90                      ;
;                                             ;                         ;
; Total registers*                            ; 1,127 / 19,649 ( 6 % )  ;
;     -- Dedicated logic registers            ; 1,127 / 18,752 ( 6 % )  ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 151 / 1,172 ( 13 % )    ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 100 / 315 ( 32 % )      ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )          ;
; Global signals                              ; 1                       ;
; M4Ks                                        ; 0 / 52 ( 0 % )          ;
; Total memory bits                           ; 0 / 239,616 ( 0 % )     ;
; Total RAM block bits                        ; 0 / 239,616 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; Average interconnect usage                  ; 6%                      ;
; Peak interconnect usage                     ; 23%                     ;
; Maximum fan-out node                        ; Key_0                   ;
; Maximum fan-out                             ; 1063                    ;
; Highest non-global fan-out signal           ; Key_0                   ;
; Highest non-global fan-out                  ; 1063                    ;
; Total fan-out                               ; 10115                   ;
; Average fan-out                             ; 3.31                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; FPGA_Clock ; A12   ; 4        ; 24           ; 27           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Key_0      ; R22   ; 6        ; 50           ; 10           ; 1           ; 1063                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Key_1      ; R21   ; 6        ; 50           ; 10           ; 2           ; 23                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Key_2      ; T22   ; 6        ; 50           ; 9            ; 0           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Key_3      ; T21   ; 6        ; 50           ; 9            ; 1           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Sw0        ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Sw1        ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Sw2        ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Sw3        ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Sw4        ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Sw5        ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Sw6        ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Sw7        ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Sw8        ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Sw9        ; L2    ; 2        ; 0            ; 13           ; 1           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Hex0_A        ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex0_B        ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex0_C        ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex0_D        ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex0_E        ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex0_F        ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex0_G        ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex1_A        ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex1_B        ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex1_C        ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex1_D        ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex1_E        ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex1_F        ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex1_G        ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex2_A        ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex2_B        ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex2_C        ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex2_D        ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex2_E        ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex2_F        ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex2_G        ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex3_A        ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex3_B        ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex3_C        ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex3_D        ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex3_E        ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex3_F        ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; Hex3_G        ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDR[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDR[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDR[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDR[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDR[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDR[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDR[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDR[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDR[8]       ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; LEDR[9]       ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Addr[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                            ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; SRAM_Data[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
; SRAM_Data[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 1 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 24 / 36 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 41 / 43 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; FPGA_Clock                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_Addr[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_Addr[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_Addr[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_Data[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_Data[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_Data[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_Data[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_Addr[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_Addr[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_Addr[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_Data[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_Data[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_Data[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_Data[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_Addr[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_Addr[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; Hex2_D                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; Hex2_C                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; Hex1_G                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; Hex1_F                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; Hex2_G                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; Hex3_G                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; Hex3_B                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; Hex3_C                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; Hex1_A                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; Hex0_G                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; Hex2_E                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; Hex2_F                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; Hex0_F                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; Hex0_E                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; Hex3_F                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; Hex3_A                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; Hex1_E                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; Hex2_A                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; Hex2_B                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; Hex0_D                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; Hex0_C                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; Hex1_D                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; Hex1_C                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; Hex1_B                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; Hex0_B                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; Hex0_A                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; Hex3_D                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; Sw9                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; Hex3_E                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; Sw1                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; Sw0                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; Sw8                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; Sw7                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; Sw2                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_Data[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_Addr[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_Addr[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; Key_1                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; Key_0                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_Addr[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_Addr[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; Key_3                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; Key_2                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_Data[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_Data[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_Addr[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; Sw6                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; Sw5                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_Data[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_Data[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_Addr[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; Sw3                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_Data[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_Data[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_Addr[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; Sw4                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_Addr[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_Addr[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_Data[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_Addr[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; RESERVED                                 ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; RESERVED                                 ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                        ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                    ; Library Name ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------+--------------+
; |single_cycle_datapath               ; 2009 (34)   ; 1127 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 100  ; 0            ; 882 (34)     ; 260 (0)           ; 867 (0)          ; |single_cycle_datapath                                 ; work         ;
;    |ALU:inst31|                      ; 182 (182)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (166)    ; 0 (0)             ; 16 (16)          ; |single_cycle_datapath|ALU:inst31                      ; work         ;
;    |Data_Memory:inst26|              ; 78 (78)     ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 73 (73)          ; |single_cycle_datapath|Data_Memory:inst26              ; work         ;
;    |Eight_by_16_mux:inst6|           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |single_cycle_datapath|Eight_by_16_mux:inst6           ; work         ;
;    |Eight_by_16_mux:inst|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |single_cycle_datapath|Eight_by_16_mux:inst            ; work         ;
;    |Instruction_Memory:inst4|        ; 91 (91)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 0 (0)             ; 0 (0)            ; |single_cycle_datapath|Instruction_Memory:inst4        ; work         ;
;    |PC_Register:inst2|               ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |single_cycle_datapath|PC_Register:inst2               ; work         ;
;    |Register_File:inst29|            ; 1336 (1336) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (312)    ; 260 (260)         ; 764 (764)        ; |single_cycle_datapath|Register_File:inst29            ; work         ;
;    |Two_by_16_mux:inst23|            ; 170 (170)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (140)    ; 0 (0)             ; 30 (30)          ; |single_cycle_datapath|Two_by_16_mux:inst23            ; work         ;
;    |Two_by_32_mux:inst7|             ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |single_cycle_datapath|Two_by_32_mux:inst7             ; work         ;
;    |Two_by_5_mux:inst22|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |single_cycle_datapath|Two_by_5_mux:inst22             ; work         ;
;    |add4:inst17|                     ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |single_cycle_datapath|add4:inst17                     ; work         ;
;    |alu_control:inst33|              ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |single_cycle_datapath|alu_control:inst33              ; work         ;
;    |calc_BranchTargetAddress:inst32| ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |single_cycle_datapath|calc_BranchTargetAddress:inst32 ; work         ;
;    |control_unit:inst34|             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |single_cycle_datapath|control_unit:inst34             ; work         ;
;    |hex2sevenseg:Hex0|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |single_cycle_datapath|hex2sevenseg:Hex0               ; work         ;
;    |hex2sevenseg:Hex1|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |single_cycle_datapath|hex2sevenseg:Hex1               ; work         ;
;    |hex2sevenseg:Hex2|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |single_cycle_datapath|hex2sevenseg:Hex2               ; work         ;
;    |hex2sevenseg:Hex3|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |single_cycle_datapath|hex2sevenseg:Hex3               ; work         ;
;    |pc_mux:inst44|                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |single_cycle_datapath|pc_mux:inst44                   ; work         ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; SRAM_Data[15] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[14] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[13] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[12] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[11] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[10] ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[9]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[8]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[7]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[6]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[5]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[4]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[3]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[2]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[1]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; SRAM_Data[0]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; Hex3_A        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3_B        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3_C        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3_D        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3_E        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3_F        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex3_G        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2_A        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2_B        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2_C        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2_D        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2_E        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2_F        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex2_G        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1_A        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1_B        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1_C        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1_D        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1_E        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1_F        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex1_G        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0_A        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0_B        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0_C        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0_D        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0_E        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0_F        ; Output   ; --            ; --            ; --                    ; --  ;
; Hex0_G        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_Addr[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; Key_2         ; Input    ; 6             ; 6             ; --                    ; --  ;
; Key_3         ; Input    ; 6             ; 6             ; --                    ; --  ;
; Sw9           ; Input    ; 0             ; 0             ; --                    ; --  ;
; Key_1         ; Input    ; 6             ; 6             ; --                    ; --  ;
; Sw8           ; Input    ; 0             ; 0             ; --                    ; --  ;
; Sw7           ; Input    ; 0             ; 0             ; --                    ; --  ;
; Sw6           ; Input    ; 0             ; 0             ; --                    ; --  ;
; Sw5           ; Input    ; 0             ; 0             ; --                    ; --  ;
; Sw4           ; Input    ; 0             ; 0             ; --                    ; --  ;
; Sw3           ; Input    ; 0             ; 0             ; --                    ; --  ;
; Sw2           ; Input    ; 0             ; 0             ; --                    ; --  ;
; Sw1           ; Input    ; 0             ; 0             ; --                    ; --  ;
; Sw0           ; Input    ; 0             ; 0             ; --                    ; --  ;
; Key_0         ; Input    ; 6             ; 0             ; --                    ; --  ;
; FPGA_Clock    ; Input    ; 0             ; 0             ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; SRAM_Data[15]                                    ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[31]      ; 0                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[15]      ; 0                 ; 6       ;
; SRAM_Data[14]                                    ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[30]      ; 0                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[14]      ; 0                 ; 6       ;
; SRAM_Data[13]                                    ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[29]      ; 0                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[13]      ; 0                 ; 6       ;
; SRAM_Data[12]                                    ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[28]      ; 0                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[12]      ; 0                 ; 6       ;
; SRAM_Data[11]                                    ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[27]      ; 1                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[11]      ; 1                 ; 6       ;
; SRAM_Data[10]                                    ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[26]      ; 1                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[10]      ; 1                 ; 6       ;
; SRAM_Data[9]                                     ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[25]      ; 0                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[9]       ; 0                 ; 6       ;
; SRAM_Data[8]                                     ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[24]      ; 1                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[8]       ; 1                 ; 6       ;
; SRAM_Data[7]                                     ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[23]      ; 0                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[7]       ; 0                 ; 6       ;
; SRAM_Data[6]                                     ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[22]      ; 1                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[6]       ; 1                 ; 6       ;
; SRAM_Data[5]                                     ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[21]      ; 1                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[5]       ; 1                 ; 6       ;
; SRAM_Data[4]                                     ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[20]      ; 1                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[4]       ; 1                 ; 6       ;
; SRAM_Data[3]                                     ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[19]      ; 0                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[3]       ; 0                 ; 6       ;
; SRAM_Data[2]                                     ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[18]      ; 1                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[2]       ; 1                 ; 6       ;
; SRAM_Data[1]                                     ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[17]      ; 1                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[1]       ; 1                 ; 6       ;
; SRAM_Data[0]                                     ;                   ;         ;
;      - Data_Memory:inst26|CPU_read_data[16]      ; 0                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[0]       ; 0                 ; 6       ;
; Key_2                                            ;                   ;         ;
;      - Two_by_16_mux:inst23|out[11]~3987         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3988         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3989         ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst6|out~510             ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3991         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3992         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3995         ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst6|Equal3~29           ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[10]~4007         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[7]~4042          ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[1]~4129          ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[1]~4131          ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[1]~4132          ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst6|out~512             ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst6|out~513             ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst6|out~514             ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst6|out~515             ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst|out~285              ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst|out~286              ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst|out~287              ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst|out~288              ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[15]~4156         ; 0                 ; 6       ;
; Key_3                                            ;                   ;         ;
;      - Two_by_16_mux:inst23|out[11]~3987         ; 1                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3988         ; 1                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3989         ; 1                 ; 6       ;
;      - Eight_by_16_mux:inst6|out~510             ; 1                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3991         ; 1                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3992         ; 1                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3995         ; 1                 ; 6       ;
;      - Eight_by_16_mux:inst6|Equal3~29           ; 1                 ; 6       ;
;      - Two_by_16_mux:inst23|out[10]~4007         ; 1                 ; 6       ;
;      - Two_by_16_mux:inst23|out[7]~4042          ; 1                 ; 6       ;
;      - Two_by_16_mux:inst23|out[1]~4129          ; 1                 ; 6       ;
;      - Two_by_16_mux:inst23|out[1]~4131          ; 1                 ; 6       ;
;      - Two_by_16_mux:inst23|out[1]~4132          ; 1                 ; 6       ;
;      - Eight_by_16_mux:inst6|out~512             ; 1                 ; 6       ;
;      - Eight_by_16_mux:inst6|out~514             ; 1                 ; 6       ;
;      - Eight_by_16_mux:inst6|out~515             ; 1                 ; 6       ;
;      - Eight_by_16_mux:inst|out~285              ; 1                 ; 6       ;
;      - Eight_by_16_mux:inst|out~287              ; 1                 ; 6       ;
;      - Two_by_16_mux:inst23|out[15]~4156         ; 1                 ; 6       ;
; Sw9                                              ;                   ;         ;
; Key_1                                            ;                   ;         ;
;      - Two_by_16_mux:inst23|out[11]~3988         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[13]~3990         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3991         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3992         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~3995         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[13]~3996         ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst6|Equal3~29           ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[14]~4004         ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst|out~284              ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[10]~4007         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[15]~4016         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[15]~4019         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[12]~4030         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[12]~4033         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[7]~4042          ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[10]~4052         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~4062         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[11]~4065         ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[1]~4129          ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[1]~4131          ; 0                 ; 6       ;
;      - Two_by_16_mux:inst23|out[1]~4132          ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst6|out~516             ; 0                 ; 6       ;
;      - Eight_by_16_mux:inst|out~289              ; 0                 ; 6       ;
; Sw8                                              ;                   ;         ;
; Sw7                                              ;                   ;         ;
; Sw6                                              ;                   ;         ;
; Sw5                                              ;                   ;         ;
; Sw4                                              ;                   ;         ;
; Sw3                                              ;                   ;         ;
; Sw2                                              ;                   ;         ;
; Sw1                                              ;                   ;         ;
; Sw0                                              ;                   ;         ;
; Key_0                                            ;                   ;         ;
;      - PC_Register:inst2|PC_out[31]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[30]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[29]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[28]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[21]              ; 1                 ; 0       ;
;      - Register_File:inst29|registers~64         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~66         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~68         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~70         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~72         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~74         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~76         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~78         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~80         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~82         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~84         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~86         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~88         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~90         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~92         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~94         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~96         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~98         ; 1                 ; 0       ;
;      - Register_File:inst29|registers~100        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~102        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~104        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~106        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~108        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~110        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~112        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~114        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~116        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~118        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~120        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~122        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~124        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~126        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~128        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~130        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~132        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~134        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~136        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~138        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~140        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~142        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~144        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~146        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~148        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~150        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~152        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~154        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~156        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~158        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~160        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~162        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~164        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~166        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~168        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~170        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~172        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~174        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~176        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~178        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~180        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~182        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~184        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~186        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~188        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~190        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~196        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~200        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~202        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~204        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~206        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~208        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~210        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~212        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~214        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~216        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~218        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~220        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~222        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~224        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~226        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~228        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~232        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~234        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~236        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~238        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~240        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~242        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~244        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~246        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~248        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~250        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~252        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~254        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~256        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~260        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~264        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~266        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~268        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~270        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~272        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~274        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~276        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~278        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~280        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~282        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~284        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~286        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~288        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~290        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~292        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~296        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~298        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~300        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~302        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~304        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~306        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~308        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~310        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~312        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~314        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~316        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~318        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~322        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~324        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~328        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~330        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~332        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~334        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~336        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~338        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~340        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~342        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~344        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~346        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~348        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~350        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~352        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~354        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~356        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~358        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~360        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~362        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~364        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~366        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~368        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~370        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~372        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~374        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~376        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~378        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~380        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~382        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~384        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~388        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~390        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~392        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~394        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~396        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~398        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~400        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~402        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~404        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~406        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~408        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~410        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~412        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~414        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~416        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~418        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~420        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~424        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~426        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~428        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~430        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~432        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~434        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~436        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~438        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~440        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~442        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~444        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~446        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~452        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~456        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~458        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~460        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~462        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~464        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~466        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~468        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~470        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~472        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~474        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~476        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~478        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~480        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~482        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~484        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~488        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~490        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~492        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~494        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~496        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~498        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~500        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~502        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~504        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~506        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~508        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~510        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~516        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~520        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~522        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~524        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~526        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~528        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~530        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~532        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~534        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~536        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~538        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~540        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~542        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~544        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~546        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~548        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~552        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~554        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~556        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~558        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~560        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~562        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~564        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~566        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~568        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~570        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~572        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~574        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~576        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~578        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~580        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~582        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~584        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~586        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~588        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~590        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~592        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~594        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~596        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~598        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~600        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~602        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~604        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~606        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~608        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~610        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~612        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~614        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~616        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~618        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~620        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~622        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~624        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~626        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~628        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~630        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~632        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~634        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~636        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~638        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~640        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~642        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~644        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~646        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~648        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~650        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~652        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~654        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~656        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~658        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~660        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~662        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~664        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~666        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~668        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~670        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~672        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~674        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~676        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~678        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~680        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~682        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~684        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~686        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~688        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~690        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~692        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~694        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~696        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~698        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~700        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~702        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~704        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~706        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~708        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~710        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~712        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~714        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~716        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~718        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~720        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~722        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~724        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~726        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~728        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~730        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~732        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~734        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~736        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~738        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~740        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~742        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~744        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~746        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~748        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~750        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~752        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~754        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~756        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~758        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~760        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~762        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~764        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~766        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~768        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~770        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~772        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~774        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~776        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~778        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~780        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~782        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~784        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~786        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~788        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~790        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~792        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~794        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~796        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~798        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~800        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~802        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~804        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~806        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~808        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~810        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~812        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~814        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~816        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~818        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~820        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~822        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~824        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~826        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~828        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~830        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~832        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~834        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~836        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~838        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~840        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~842        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~844        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~846        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~848        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~850        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~852        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~854        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~856        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~858        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~860        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~862        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~864        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~866        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~868        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~870        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~872        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~874        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~876        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~878        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~880        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~882        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~884        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~886        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~888        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~890        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~892        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~894        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~896        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~898        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~900        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~902        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~904        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~906        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~908        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~910        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~912        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~914        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~916        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~918        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~920        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~922        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~924        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~926        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~928        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~930        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~932        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~934        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~936        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~938        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~940        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~942        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~944        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~946        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~948        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~950        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~952        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~954        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~956        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~958        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~960        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~962        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~964        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~966        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~968        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~970        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~972        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~974        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~976        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~978        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~980        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~982        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~984        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~986        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~988        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~990        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~992        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~994        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~996        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~998        ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1000       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1002       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1004       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1006       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1008       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1010       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1012       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1014       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1016       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1018       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1020       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1022       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1024       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1026       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1028       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1030       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1032       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1034       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1036       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1038       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1040       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1042       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1044       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1046       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1048       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1050       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1052       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1054       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1056       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1058       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1060       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1062       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1064       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1066       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1068       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1070       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1072       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1074       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1076       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1078       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1080       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1082       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1084       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1086       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1090       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1092       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1094       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1096       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1098       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1100       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1102       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1104       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1106       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1110       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1112       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1114       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1116       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1118       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1120       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1122       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1124       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1126       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1128       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1130       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1132       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1134       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1136       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1138       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1140       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1142       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1144       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1146       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1148       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1150       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1152       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1154       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1156       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1158       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1160       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1162       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1164       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1166       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1168       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1170       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1172       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1174       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1176       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1178       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1180       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1182       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1184       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1186       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1188       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1190       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1192       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1194       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1196       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1198       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1200       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1202       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1204       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1206       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1208       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1210       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1212       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1214       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1220       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1224       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1226       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1228       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1230       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1232       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1234       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1236       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1238       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1240       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1242       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1244       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1246       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1248       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1250       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1252       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1256       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1258       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1260       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1262       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1264       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1266       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1268       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1270       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1272       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1274       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1276       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1278       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1280       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1282       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1284       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1288       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1290       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1292       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1294       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1296       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1298       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1300       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1302       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1304       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1306       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1308       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1310       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1312       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1314       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1316       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1318       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1320       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1322       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1324       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1326       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1328       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1330       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1332       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1334       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1336       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1338       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1340       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1342       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1348       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1352       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1354       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1356       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1358       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1360       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1362       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1364       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1366       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1368       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1370       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1372       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1374       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1376       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1378       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1380       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1382       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1384       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1386       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1388       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1390       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1392       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1394       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1396       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1398       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1400       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1402       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1404       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1406       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1408       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1410       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1412       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1414       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1416       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1418       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1420       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1422       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1424       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1426       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1428       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1430       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1432       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1434       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1436       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1438       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1440       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1442       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1444       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1446       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1448       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1450       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1452       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1454       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1456       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1458       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1460       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1462       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1464       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1466       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1468       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1470       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1476       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1480       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1482       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1484       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1486       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1488       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1490       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1492       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1494       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1496       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1498       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1500       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1502       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1504       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1506       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1508       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1512       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1514       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1516       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1518       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1520       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1522       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1524       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1526       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1528       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1530       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1532       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1534       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1536       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1540       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1544       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1546       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1548       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1550       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1552       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1554       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1556       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1558       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1560       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1562       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1564       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1566       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1568       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1570       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1572       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1574       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1576       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1578       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1580       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1582       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1584       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1586       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1588       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1590       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1592       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1594       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1596       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1598       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1600       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1602       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1604       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1606       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1608       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1610       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1612       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1614       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1616       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1618       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1620       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1622       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1624       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1626       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1628       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1630       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1632       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1634       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1636       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1638       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1640       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1642       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1644       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1646       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1648       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1650       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1652       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1654       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1656       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1658       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1660       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1662       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1664       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1666       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1668       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1670       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1672       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1674       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1676       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1678       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1680       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1682       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1684       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1686       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1688       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1690       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1692       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1694       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1696       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1698       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1700       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1702       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1704       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1706       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1708       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1710       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1712       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1714       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1716       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1718       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1720       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1722       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1724       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1726       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1728       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1730       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1732       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1734       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1736       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1738       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1740       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1742       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1744       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1746       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1748       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1750       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1752       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1754       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1756       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1758       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1760       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1762       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1764       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1766       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1768       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1770       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1772       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1774       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1776       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1778       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1780       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1782       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1784       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1786       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1788       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1790       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1792       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1794       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1796       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1798       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1800       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1802       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1804       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1806       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1808       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1810       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1812       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1814       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1816       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1818       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1820       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1822       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1824       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1826       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1828       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1830       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1832       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1834       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1836       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1838       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1840       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1842       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1844       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1846       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1848       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1850       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1852       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1854       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1856       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1858       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1860       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1862       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1864       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1866       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1868       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1870       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1872       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1874       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1876       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1878       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1880       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1882       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1884       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1886       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1888       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1890       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1892       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1894       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1896       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1898       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1900       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1902       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1904       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1906       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1908       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1910       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1912       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1914       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1916       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1918       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1920       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1922       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1924       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1926       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1928       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1930       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1932       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1934       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1936       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1938       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1940       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1942       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1944       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1946       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1948       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1950       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1952       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1954       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1956       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1958       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1960       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1962       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1964       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1966       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1968       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1970       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1972       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1974       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1976       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1978       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1980       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1982       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1984       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1986       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1988       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1990       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1992       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1994       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1996       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~1998       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2000       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2002       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2004       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2006       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2008       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2010       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2012       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2014       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2016       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2018       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2020       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2022       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2024       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2026       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2028       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2030       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2032       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2034       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2036       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2038       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2040       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2042       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2044       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2046       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2048       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2050       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2052       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2054       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2056       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2058       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2060       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2062       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2064       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2066       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2068       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2070       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2072       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2074       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2076       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2078       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2080       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2082       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2084       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2086       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2088       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2090       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2092       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2094       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2096       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2098       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2100       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2102       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2104       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2106       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2108       ; 1                 ; 0       ;
;      - Register_File:inst29|registers~2110       ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~192  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~194  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~198  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~230  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~258  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~262  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~294  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~320  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~326  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~386  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~422  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~448  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~450  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~454  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~486  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~512  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~514  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~518  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~550  ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1088 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1108 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1216 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1218 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1222 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1254 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1286 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1344 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1346 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1350 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1472 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1474 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1478 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1510 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1538 ; 1                 ; 0       ;
;      - Register_File:inst29|registers__dual~1542 ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[12]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[3]               ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[7]               ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[2]               ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[4]               ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[6]               ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[5]               ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[14]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[15]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[13]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[8]               ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[24]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[10]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[26]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[11]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[27]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[9]               ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[25]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[20]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[22]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[23]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[16]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[18]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[19]              ; 1                 ; 0       ;
;      - PC_Register:inst2|PC_out[17]              ; 1                 ; 0       ;
;      - Data_Memory:inst26|Selector19~347         ; 0                 ; 6       ;
;      - Data_Memory:inst26|sram_address[7]~615    ; 0                 ; 6       ;
;      - Data_Memory:inst26|Selector20~46          ; 0                 ; 6       ;
;      - Data_Memory:inst26|Selector25~26          ; 0                 ; 6       ;
;      - Data_Memory:inst26|Selector21~54          ; 0                 ; 6       ;
;      - Data_Memory:inst26|curr_state~190         ; 0                 ; 6       ;
;      - Data_Memory:inst26|Selector23~53          ; 0                 ; 6       ;
;      - Data_Memory:inst26|CPU_read_data[16]~3215 ; 0                 ; 6       ;
;      - Data_Memory:inst26|Selector18~232         ; 0                 ; 6       ;
; FPGA_Clock                                       ;                   ;         ;
+--------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                          ;
+--------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Data_Memory:inst26|CPU_read_data[16]~3215  ; LCCOMB_X26_Y12_N26 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Data_Memory:inst26|curr_state.s_read_lower ; LCFF_X27_Y12_N23   ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Data_Memory:inst26|curr_state.s_read_upper ; LCFF_X26_Y12_N13   ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Data_Memory:inst26|sram_address[7]~615     ; LCCOMB_X26_Y12_N0  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Data_Memory:inst26|sram_not_we             ; LCFF_X26_Y12_N29   ; 18      ; Output enable ; no     ; --                   ; --               ; --                        ;
; FPGA_Clock                                 ; PIN_A12            ; 73      ; Clock         ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Key_0                                      ; PIN_R22            ; 1063    ; Clock         ; no     ; --                   ; --               ; --                        ;
; inst20                                     ; LCCOMB_X30_Y14_N12 ; 30      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; rtl~0                                      ; LCCOMB_X34_Y16_N20 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~1                                      ; LCCOMB_X36_Y7_N20  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~10                                     ; LCCOMB_X37_Y14_N28 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~11                                     ; LCCOMB_X36_Y7_N26  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~12                                     ; LCCOMB_X34_Y10_N16 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~13                                     ; LCCOMB_X37_Y7_N22  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~14                                     ; LCCOMB_X37_Y11_N8  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~15                                     ; LCCOMB_X35_Y7_N24  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~16                                     ; LCCOMB_X36_Y7_N14  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~17                                     ; LCCOMB_X34_Y10_N6  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~18                                     ; LCCOMB_X37_Y7_N30  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~19                                     ; LCCOMB_X37_Y7_N4   ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~2                                      ; LCCOMB_X37_Y7_N10  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~20                                     ; LCCOMB_X34_Y10_N20 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~21                                     ; LCCOMB_X35_Y7_N0   ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~22                                     ; LCCOMB_X34_Y10_N28 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~23                                     ; LCCOMB_X34_Y10_N30 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~24                                     ; LCCOMB_X37_Y7_N26  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~25                                     ; LCCOMB_X37_Y7_N24  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~26                                     ; LCCOMB_X37_Y14_N24 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~27                                     ; LCCOMB_X37_Y11_N20 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~28                                     ; LCCOMB_X35_Y7_N10  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~29                                     ; LCCOMB_X36_Y7_N22  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~3                                      ; LCCOMB_X35_Y7_N22  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~30                                     ; LCCOMB_X36_Y7_N2   ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~31                                     ; LCCOMB_X35_Y7_N4   ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~4                                      ; LCCOMB_X34_Y10_N10 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~5                                      ; LCCOMB_X34_Y10_N8  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~6                                      ; LCCOMB_X37_Y7_N20  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~7                                      ; LCCOMB_X36_Y7_N8   ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~8                                      ; LCCOMB_X37_Y7_N14  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rtl~9                                      ; LCCOMB_X34_Y10_N14 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                           ;
+------------+----------+---------+----------------------+------------------+---------------------------+
; Name       ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+----------+---------+----------------------+------------------+---------------------------+
; FPGA_Clock ; PIN_A12  ; 73      ; Global Clock         ; GCLK10           ; --                        ;
+------------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Non-Global High Fan-Out Signals                 ;
+---------------------------------------+---------+
; Name                                  ; Fan-Out ;
+---------------------------------------+---------+
; Key_0                                 ; 1063    ;
; Instruction_Memory:inst4|WideOr21~239 ; 243     ;
; Instruction_Memory:inst4|WideOr19~197 ; 243     ;
; Instruction_Memory:inst4|WideOr15~40  ; 243     ;
; Instruction_Memory:inst4|WideOr17~166 ; 243     ;
; Instruction_Memory:inst4|WideOr26~181 ; 124     ;
; Instruction_Memory:inst4|WideOr30~179 ; 124     ;
; Instruction_Memory:inst4|WideOr28~196 ; 124     ;
; Instruction_Memory:inst4|WideOr23~249 ; 123     ;
; alu_control:inst33|Mux2~806           ; 63      ;
; Register_File:inst29|Equal1~150       ; 54      ;
; PC_Register:inst2|PC_out[4]           ; 50      ;
; PC_Register:inst2|PC_out[6]           ; 49      ;
; PC_Register:inst2|PC_out[5]           ; 48      ;
; control_unit:inst34|ALUSrc~442        ; 46      ;
; PC_Register:inst2|PC_out[7]           ; 46      ;
; PC_Register:inst2|PC_out[3]           ; 46      ;
; Instruction_Memory:inst4|WideOr13~212 ; 44      ;
; PC_Register:inst2|PC_out[2]           ; 43      ;
; Two_by_16_mux:inst23|out[11]~3992     ; 40      ;
; Eight_by_16_mux:inst6|out~510         ; 39      ;
; Instruction_Memory:inst4|WideOr32~211 ; 39      ;
; control_unit:inst34|Equal6~105        ; 37      ;
; Register_File:inst29|Equal0~143       ; 37      ;
; Two_by_5_mux:inst22|out[4]~68         ; 33      ;
; alu_control:inst33|Mux1~545           ; 33      ;
; alu_control:inst33|alu_func[3]~69     ; 33      ;
; rtl~0                                 ; 32      ;
; Two_by_32_mux:inst7|out[31]~1201      ; 32      ;
; Two_by_32_mux:inst7|out[30]~1200      ; 32      ;
; Two_by_32_mux:inst7|out[0]~1199       ; 32      ;
; Two_by_32_mux:inst7|out[1]~1198       ; 32      ;
; Two_by_32_mux:inst7|out[2]~1197       ; 32      ;
; Two_by_32_mux:inst7|out[3]~1196       ; 32      ;
; Two_by_32_mux:inst7|out[4]~1195       ; 32      ;
; Two_by_32_mux:inst7|out[5]~1194       ; 32      ;
; Two_by_32_mux:inst7|out[6]~1193       ; 32      ;
; Two_by_32_mux:inst7|out[7]~1192       ; 32      ;
; Two_by_32_mux:inst7|out[8]~1191       ; 32      ;
; Two_by_32_mux:inst7|out[9]~1190       ; 32      ;
; Two_by_32_mux:inst7|out[10]~1189      ; 32      ;
; Two_by_32_mux:inst7|out[11]~1188      ; 32      ;
; Two_by_32_mux:inst7|out[12]~1187      ; 32      ;
; Two_by_32_mux:inst7|out[14]~1186      ; 32      ;
; Two_by_32_mux:inst7|out[15]~1185      ; 32      ;
; Two_by_32_mux:inst7|out[16]~1184      ; 32      ;
; Two_by_32_mux:inst7|out[17]~1183      ; 32      ;
; Two_by_32_mux:inst7|out[18]~1182      ; 32      ;
; Two_by_32_mux:inst7|out[19]~1181      ; 32      ;
; Two_by_32_mux:inst7|out[20]~1180      ; 32      ;
+---------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 4,194 / 54,004 ( 8 % ) ;
; C16 interconnects          ; 67 / 2,100 ( 3 % )     ;
; C4 interconnects           ; 2,937 / 36,000 ( 8 % ) ;
; Direct links               ; 313 / 54,004 ( < 1 % ) ;
; Global clocks              ; 1 / 16 ( 6 % )         ;
; Local interconnects        ; 885 / 18,752 ( 5 % )   ;
; R24 interconnects          ; 114 / 1,900 ( 6 % )    ;
; R4 interconnects           ; 3,729 / 46,920 ( 8 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.30) ; Number of LABs  (Total = 151) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 3                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 5                             ;
; 8                                           ; 1                             ;
; 9                                           ; 0                             ;
; 10                                          ; 7                             ;
; 11                                          ; 6                             ;
; 12                                          ; 17                            ;
; 13                                          ; 18                            ;
; 14                                          ; 15                            ;
; 15                                          ; 18                            ;
; 16                                          ; 56                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.81) ; Number of LABs  (Total = 151) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 137                           ;
; 1 Clock enable                     ; 7                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 119                           ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.54) ; Number of LABs  (Total = 151) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 4                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 4                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 9                             ;
; 15                                           ; 8                             ;
; 16                                           ; 8                             ;
; 17                                           ; 12                            ;
; 18                                           ; 10                            ;
; 19                                           ; 10                            ;
; 20                                           ; 15                            ;
; 21                                           ; 7                             ;
; 22                                           ; 3                             ;
; 23                                           ; 13                            ;
; 24                                           ; 10                            ;
; 25                                           ; 6                             ;
; 26                                           ; 7                             ;
; 27                                           ; 4                             ;
; 28                                           ; 8                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.89) ; Number of LABs  (Total = 151) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 4                             ;
; 2                                                ; 0                             ;
; 3                                                ; 1                             ;
; 4                                                ; 5                             ;
; 5                                                ; 7                             ;
; 6                                                ; 6                             ;
; 7                                                ; 14                            ;
; 8                                                ; 11                            ;
; 9                                                ; 12                            ;
; 10                                               ; 11                            ;
; 11                                               ; 6                             ;
; 12                                               ; 10                            ;
; 13                                               ; 9                             ;
; 14                                               ; 5                             ;
; 15                                               ; 7                             ;
; 16                                               ; 11                            ;
; 17                                               ; 8                             ;
; 18                                               ; 8                             ;
; 19                                               ; 1                             ;
; 20                                               ; 4                             ;
; 21                                               ; 1                             ;
; 22                                               ; 4                             ;
; 23                                               ; 0                             ;
; 24                                               ; 3                             ;
; 25                                               ; 1                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
; 28                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 25.74) ; Number of LABs  (Total = 151) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 6                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 3                             ;
; 15                                           ; 0                             ;
; 16                                           ; 0                             ;
; 17                                           ; 0                             ;
; 18                                           ; 2                             ;
; 19                                           ; 4                             ;
; 20                                           ; 4                             ;
; 21                                           ; 5                             ;
; 22                                           ; 2                             ;
; 23                                           ; 4                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 5                             ;
; 27                                           ; 5                             ;
; 28                                           ; 7                             ;
; 29                                           ; 20                            ;
; 30                                           ; 70                            ;
; 31                                           ; 3                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+----------------------------------------------+-----------------------------------------+
; Option                                       ; Setting                                 ;
+----------------------------------------------+-----------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                     ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; Off                                     ;
; Configuration scheme                         ; Active Serial                           ;
; Error detection CRC                          ; Off                                     ;
; nCEO                                         ; As output driving ground                ;
; ASDO,nCSO                                    ; As input tri-stated                     ;
; Reserve all unused pins                      ; As output driving an unspecified signal ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                      ;
+------------------------------------------------------------------+-------------------------+
; Name                                                             ; Value                   ;
+------------------------------------------------------------------+-------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff                      ;
; Mid Wire Use - Fit Attempt 1                                     ; 8                       ;
; Mid Slack - Fit Attempt 1                                        ; 13603                   ;
; Internal Atom Count - Fit Attempt 1                              ; 2877                    ;
; LE/ALM Count - Fit Attempt 1                                     ; 2010                    ;
; LAB Count - Fit Attempt 1                                        ; 152                     ;
; Outputs per Lab - Fit Attempt 1                                  ; 11.895                  ;
; Inputs per LAB - Fit Attempt 1                                   ; 25.664                  ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.072                   ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:18;1:7;2:127          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:11;1:6;2:13;3:4;4:118 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:11;1:6;2:13;3:4;4:118 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:152                   ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:141;1:11              ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:11;1:137;2:4          ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:11;1:128;2:13         ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:11;1:14;2:127         ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:11;1:141              ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:19;1:133              ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:152                   ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:145;1:7               ;
; LEs in Chains - Fit Attempt 1                                    ; 93                      ;
; LEs in Long Chains - Fit Attempt 1                               ; 93                      ;
; LABs with Chains - Fit Attempt 1                                 ; 7                       ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                       ;
; Time - Fit Attempt 1                                             ; 0                       ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.046                   ;
+------------------------------------------------------------------+-------------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 4     ;
; Early Slack - Fit Attempt 1         ; 14496 ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 6     ;
; Mid Slack - Fit Attempt 1           ; 14134 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Late Wire Use - Fit Attempt 1       ; 6     ;
; Late Slack - Fit Attempt 1          ; 14134 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 3     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.623 ;
+-------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 16188 ;
; Early Wire Use - Fit Attempt 1      ; 7     ;
; Peak Regional Wire - Fit Attempt 1  ; 24    ;
; Mid Slack - Fit Attempt 1           ; 15903 ;
; Late Slack - Fit Attempt 1          ; 15903 ;
; Late Wire Use - Fit Attempt 1       ; 8     ;
; Time - Fit Attempt 1                ; 5     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.625 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
    Info: Processing started: Sun Dec 02 19:54:18 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off single_cycle_datapath -c single_cycle_datapath
Info: Selected device EP2C20F484C7 for design "single_cycle_datapath"
Warning: The high junction temperature operating condition is not set. Assuming a default value of '85'.
Warning: The low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 2976 of 2976 atoms in partition Top
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C7 is compatible
    Info: Device EP2C35F484C7 is compatible
    Info: Device EP2C50F484C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Info: Automatically promoted node FPGA_Clock (placed in PIN A12 (CLK9, LVDSCLK4p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info: Starting register packing
Info: Finished register packing: elapsed time is 00:00:00
    Extra Info: No registers were packed into other blocks
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:03
Info: Estimated most critical path is register to register delay of 4.378 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X27_Y12; Fanout = 3; REG Node = 'Data_Memory:inst26|sram_not_oe'
    Info: 2: + IC(1.628 ns) + CELL(0.544 ns) = 2.172 ns; Loc. = LAB_X36_Y13; Fanout = 1; COMB Node = 'Data_Memory:inst26|Selector18~232'
    Info: 3: + IC(1.589 ns) + CELL(0.521 ns) = 4.282 ns; Loc. = LAB_X27_Y12; Fanout = 1; COMB Node = 'Data_Memory:inst26|Selector18~233'
    Info: 4: + IC(0.000 ns) + CELL(0.096 ns) = 4.378 ns; Loc. = LAB_X27_Y12; Fanout = 3; REG Node = 'Data_Memory:inst26|sram_not_oe'
    Info: Total cell delay = 1.161 ns ( 26.52 % )
    Info: Total interconnect delay = 3.217 ns ( 73.48 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 6% of the available device resources
    Info: Peak interconnect usage is 23% of the available device resources in the region that extends from location X25_Y0 to location X37_Y13
Info: Fitter routing operations ending: elapsed time is 00:00:05
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 4 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin SRAM_CE_N has GND driving its datain port
    Info: Pin SRAM_UB_N has GND driving its datain port
    Info: Pin SRAM_LB_N has GND driving its datain port
    Info: Pin SRAM_Addr[17] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: Data_Memory:inst26|sram_not_we (inverted)
        Info: Type bidirectional pin SRAM_Data[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin SRAM_Data[0] uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file F:/vickery On My Mac/Documents/Courses/FPGA_Projects/cs343/2007_02/Single_Cycle_Datapath/single_cycle_datapath.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Allocated 214 megabytes of memory during processing
    Info: Processing ended: Sun Dec 02 19:54:43 2007
    Info: Elapsed time: 00:00:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/vickery On My Mac/Documents/Courses/FPGA_Projects/cs343/2007_02/Single_Cycle_Datapath/single_cycle_datapath.fit.smsg.


